在CPU缓存之下，有必要再设计一道二级缓存。”
付炎摇摇头，说道：“好是好，但技术上行不通，二级缓存需要总线另外分配带宽，事必影响CPU与内存之间的通信。
再加上sram高速缓存不光成本高昂，所占的芯片面积也将是个问题，我们将没有足够的晶体管来实现其他的功能。”
王岸然摇摇头，越是高精的人才越容易被常规思维限制住想象。
Intel是行业霸主不错，但也犯过在奔腾三时代，为了不让规模巨大的sram缓存占用有限的CPU核心面积，“创造性”的将CPU二级缓存集成到CPU核心外面，造成CPU二级缓存只能以半速运行。
结果就是CPU运行效率低下，性能孱弱，面对AMD同期的K6架构CPU，落于下风。
“付教授，我们可以给L2缓存单独设计一套总线通讯总线，只不过需要2%左右的晶体管。”
“重新设计一套总线？”
王岸然点点头，继续说道：“二级缓存没必要用sram高速缓存，edram高速缓存也可以，加上128kb的L2缓存，性能值得期待。”
付炎很惊讶，老板的思维真是天马行空，不拘一格，不过他还是把疑问提出来。
要知道当今所有的芯片设计，还没有把edram作为CPU高速缓存的案例，华芯科技第一款CPU，有必要做第一个吃螃蟹的公司吗？
“王总，这，edram真的可以吗？”
当然可以了，这个时代虽然没试过，但在9102年，edram高速缓存已经是非常成熟的技术。
王岸然很肯定的点点头，“不试试，你怎么知道不可以……”
…………
自己一开始就搞EDA设计软件，无疑是走对了最重要的一步，CPU设计在EDA软件的帮助下，很多疑难问题都变的简单。
比如说，使用EDA软件，设计师不需要知道，在底层上晶体管是如何进行逻辑处理，他只需要将已有的逻辑门组成逻辑单元，再将这些单元设计成更大规模的计算单元。
这无疑大大降低了设计的门槛和设计的难度。
而底层工程师的作用，就是面对这些抽象逻辑门和逻辑单元，寻求更简便的晶体管和电器元件，将它们在物理层面上显示出来。
这就像流水线，原来是作坊式设计，现在设计了两个流水，一个是设计CPU，一个是设计电路。
本章未完，请点击下一页继续阅读！